有过全身健康检查经验就会知道，要确定功能多样化且内部结构精密的人体没有“故障”，必须经过许多繁复的程序，花费的时间也不少；类似的状况，电路设计越来越复杂的IC，在测试上也面临更多挑战。以往的IC多只拥有单一功能，测试步骤单纯，但在SoC（系统单晶片）的设计趋势之下，整合多种功能的IC在测试上所需的技术难度日益升高，在测试成本上也让厂商感到负担沉重；为此，在前段的IC设计流程中，采用可测试性设计（Design for Test；DFT）解决方案，成为广受市场重视的一项应对策略。

所谓DFT，是在IC设计中预先将一些与测试设备相对应的参数或是电路植入晶片布局中，借此提高IC的测试覆盖率，如此一来不但能将复杂IC的测试难度与成本大幅降低，也能提高测试的品质、确保IC的“健康”。 DFT其实并非新科技，相关技术的研发历史已经超过10年，只是随着IC制程的不断演进与SoC的趋势面临许多更新的挑战；此外以往几乎只有极少数高阶晶片采用的DFT技术，也成为IC设计领域常见的解决方案。本文将带领读者认识这个未来IC设计进程中不可或缺的关键技术。

与EDA工具关系密切的DFT技术
...
...