随着DDR储存技术的发展，工程师在工作中涉及到DDR的机会也越来越多，更多的公司，包括晶片设计、DIMM和系统厂商，正面临着性能验证和测试的难题。除了产品互通性问题和信号品质，工程师甚至还需要结合EDA设计软体模拟分析电路信号完整性。

由于DDR自身信号的复杂性，包括差动时脉信号，数十路Data Strobe（DQS）和Data（DQ）信号，每一路都有高阻（Hi-Z）、逻辑高（1）和低（ 0）三种状态（Tri-State），再加上五六路控制信号，十几路位址信号，使得其性能验证和测试变得极具挑战性。本文将介绍如何透过示波器的DDR测试软体，确认问题产生时对应的具​​体时间/时序和信号品质，和如何运用安捷伦EEsof ADS先进设计系统EDA，进行电路设计和模拟。

传统测试方式困难重重
...
...