《封面人物 Cypress台湾区应用工程经理谢明忠》

对于各种数字电子装置来说，提供「心跳」讯号的频率产生器（Clock Generator）是不可或缺的芯片，而零延迟缓冲组件（Zero Delay Buffer；ZDB）则在整个系统设计中提供信号还原、加强功能，除保证相位一致，还可以除频、倍频，及具有电源中止的保护管理功能。Cypress在此系列产品着墨甚深，其相关产品已被广泛应用在3C及工业等领域。为因应市场对高弹性设计的需求，近来也陆续推出可编程的频率产生器及ZBD，并搭配一套简化频率设计流程的CyberClock频率工具组。

Cypress台湾区应用工程经理谢明忠表示，锁相回路（PLL）技术可以说是频率控制的技术核心，采用此技术取代晶体振荡器，不但能产生同样的信号质量，而且弹性设计输出频率，更能节省可观的成本；若再加上内存及高阶的制程、封装技术，即可大幅提升频率产生与控制的设计弹性，而这也是Cypress频率技术部门一直以来的努力重点。

为能协助系统设计人员透过PC的编程仿真环境实时进行客制化设计，Cypress新一代的频率产生器（CY27EE16）已具备I2C接口，而且内建充电引擎；为储存频率组态数据，除内含2Kbit的EEPROM内存外，另搭配16Kbit的独立EEPROM内存，以提供系统设计人员储存其他系统信息，也可用来建立多组频率组态。

在ZBD的部分，谢明忠指出，新款的CY23FP12是一套高效能的200MHz频率配置组件，预定在今年第三季推出。这是一款具备整套频率配置产品功能的单芯片方案，不仅整合于Cypress的专利型非挥发型硅氧化氮氧化硅(silicon oxide nitride oxide silicon, SONOS)技术，并可透过制造厂或桌上型平台编译程序直接进行编程。

过去要针对频率进行设定，设计工程师得具备PLL的技术背景，为简化设定输入与输出频率的需求，并运算出最佳的组态，Cypress在今年初推出频率研发工具组 - CyberClocks。此款新软件针对可编程频率的设定提供一套 "黑箱"作业模式，也就是能自动搜寻优化的频率解决方案，并确保PLL系统在任何有效的可编程条件与规格参数下，达到理想的稳定度。谢明忠强调，透过此工具的协助，系统设计人员不需求助熟悉PLL技术的外部人员，也能以现场编程方式在五分钟即可完成设定。

在频率芯片的技术发展上，避免电磁干扰（EMI）仍是设计上的挑战。谢明忠表示，在采用EEPROM非挥发性内存来储存频率组态后，已可排除系统启动时的干扰问题，但对于其他电子系统幅射出的电磁干扰，Cypress则已提出展频（Spectrum）技术来因应。随着处理器等组件的更小化，需要较低的供电电压，朝向支持1.8V LVDS等低输出电压技术发展，将是频率芯片下阶段的一大重点。