账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
FPGA设计安全性与商业模式剖析
 

【作者: 夏明威】2002年11月05日 星期二

浏览人次:【5064】

光罩成本升高和日渐增加的每批最小量要求,是当前半导体业界的两种经济趋势﹔这两种趋势使FPGA元件比与之竞争的ASIC元件,具有更高的成本效益,并使得FPGA元件的市场占有率,和以FPGA元件实现设计的“价值”不断增加。随着FPGA设计“价值”的增加,对于FPGA的“设计安全性”需求也在增加。设计圈中希望FPGA元件的安全性,至少要达到ASIC技术的水准。本文将阐述一些独特的设计安全性问题及概念,并将FPGA技术(SRAM型、反熔丝型和Flash型)的安全性,与ASIC技术进行比较。本文并将讨论由非挥发性反熔丝型及Flash型FPGA的安全特性,所带来的一种新型商业模式。


设计安全性相关问题

有两类独特的设计安全性需求,见(图一):
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般使用者 10/ごとに 30 日間 0/ごとに 30 日間 付费下载
VIP会员 无限制 25/ごとに 30 日間 付费下载

相关文章
以数位共融计画缩短数位落差
智慧无线连结:驱动现代生活与未来创新
感测器融合:增强自主移动机器人的导航能力和安全性
生成式AI为制造业员工赋能
IEK CQM估制造业2025年成长6.48%
相关讨论
  相关新闻
» 3D IC封装开启智慧医疗新局 工研院携凌通开发「无线感测囗服胶囊」
» 日本SEMICON JAPAN登场 台日专家跨国分享半导体与AI应用
» Nordic Thingy:91 X平台简化蜂巢式物联网和Wi-Fi定位应用的原型开发
» 豪威集团推出用於存在检测、人脸辨识和常开功能的超小尺寸感测器
» ST推广智慧感测器与碳化矽发展 强化於AI与能源应用价值


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2025 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK921CE82GISTACUKS
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: [email protected]